1. Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=don’t care, B6=0
2. Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=clock, B1=1, B2=0
2. Gambar Rangkaian Simulasi[Kembali]
1. Rangkaian J-K flip flop dan D flip flop
2. Rangkaian T flip flop
1. Rangkaian J-K flip flop
4. Prinsip Kerja Rangkaian[Kembali]
1. Rangkaian J-K flip flop
Rangkaian pada gambar terdiri dari dua jenis flip-flop, yaitu D flip-flop (7474) dan J-K flip-flop (74LS112). Input B0, B1, B2 digunakan sebagai masukan logika, sementara B3 berfungsi sebagai sinyal clock. Pada D flip-flop, nilai logika pada pin D (dari B2) akan disimpan ke output Q setiap kali terjadi tepi aktif clock. Karena input D diberi logika rendah (0), maka pada setiap pulsa clock output Q D flip-flop akan selalu bernilai 0.
Pada J-K flip-flop, input J dan K masing-masing dikondisikan ke logika 1 (B0 = 1, B1 = 1). Dalam kondisi ini, flip-flop bekerja pada mode toggle, yaitu output Q akan berubah keadaan (dari 0 ke 1 atau dari 1 ke 0) setiap kali terjadi pulsa clock. Dengan demikian, keluaran J-K flip-flop akan berosilasi mengikuti frekuensi clock, namun dengan periode dua kali lipat dari sinyal clock.
Secara keseluruhan, prinsip kerja rangkaian menunjukkan perbedaan mendasar antara D flip-flop dan J-K flip-flop. D flip-flop berfungsi sebagai data latch yang hanya mengikuti input D pada saat tepi clock, sedangkan J-K flip-flop dengan J = K = 1 bertindak sebagai counter 1 bit karena outputnya terus toggle mengikuti pulsa clock. Logic probe yang dipasang di output memperlihatkan keadaan logika keluaran secara real-time, sehingga perbedaan perilaku kedua flip-flop dapat diamati dengan jelas.
2. Rangkaian T flip flop
Berdasarkan
gambar rangkaian sebelumnya, diketahui prinsip kerjanya adalah sebagai berikut
Pada
percobaan ini, ditentukan kondisi masukan yaitu B0 sebagai clock, B1
bernilai 1 (terhubung ke pin J), dan B2 bernilai 0 (terhubung
ke pin K). Dengan kombinasi input tersebut, prinsip kerjanya dapat dijelaskan
melalui tabel kebenaran J-K flip-flop. Jika J = 1 dan K = 0, maka flip-flop
akan masuk pada kondisi set. Artinya, pada saat terjadi transisi
clock, keluaran Q akan dipaksa menjadi logika tinggi (1),
sedangkan komplemennya Q̅ akan menjadi logika rendah (0). Kondisi ini berbeda dengan mode
toggle pada T flip-flop, karena toggle hanya akan terjadi jika J dan K
sama-sama bernilai 1.
Dalam
rangkaian ini, sinyal clock dari B0 berfungsi sebagai pemicu
kapan perubahan state terjadi. Meskipun input J dan K sudah menentukan bahwa
flip-flop berada dalam kondisi set, perubahan pada output hanya terjadi ketika
ada transisi clock. Dengan kata lain, meskipun clock terus berosilasi, output
tidak akan berubah-ubah seperti pada mode toggle, melainkan menetap pada
keadaan set sesuai input J = 1 dan K = 0.
Namun, pada
hasil simulasi terlihat bahwa output menunjukkan Q (H7) = 0 dan Q̅ (H6) = 1. Kondisi
ini bisa terjadi karena keadaan awal (initial state) dari flip-flop atau karena
preset dan clear pada IC belum diatur secara eksplisit pada logika tidak aktif
(1). Jika clock belum memberikan transisi yang sesuai, flip-flop akan tetap
menampilkan keadaan awalnya. Setelah clock memicu perubahan, maka seharusnya
flip-flop berpindah ke keadaan set sehingga Q menjadi 1 dan Q̅ menjadi 0.
Dengan
demikian, dapat disimpulkan bahwa prinsip kerja rangkaian ini adalah flip-flop
berfungsi dalam mode set, di mana Q akan tetap berada pada logika tinggi
dan Q̅ pada logika rendah setelah
clock aktif. Perbedaan antara kondisi teoritis dan hasil simulasi disebabkan
oleh pengaruh state awal atau pengaturan input preset/clear yang belum
diberikan secara tepat.
Download Rangkaian J-K flip flop dan D flip flop klik disini
Download Rangkaian T flip flop klik disini
Download Video J-K flip flop dan D flip flop klik disini
Download Video T flip flop klik disini
Tidak ada komentar:
Posting Komentar